

ETS PEMROGRAMAN KONTROLER

Arsitektur RTIC-Polling

**Penjadwalan Sekuensial Deterministik Multi-Sensor
Berbasis Fixed-Point DSP dan Event-Triggered Actuation**

Dosen: Ahmad Radhy, S.Si., M.Si



Oleh :

Muhammad Arifin Ilham 2042241007

Fahmi Syamsi Falah 2042241016

PRODI D4 TEKNOLOGI REKAYASA INSTRUMENTASI

DEPARTEMEN TEKNIK INSTRUMENTASI

FAKULTAS VOKASI

INSTITUT TEKNOLOGI SEPULUH NOPEMBER

2026

A. Studi Literatur

Berikut adalah ringkasan penjabaran dari 20 jurnal acuan (2021–2026, Scopus/WoS) yang dikaji untuk keperluan simulasi metode baru.

Table 1. Ringkasan 20 Jurnal Acuan Studi Literatur (2021–2026)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
1	<i>An Embedded Accelerated Decentralized Optimization Algorithm with Application to Energy Communities</i>	Pengembangan framework eksekusi tugas (<i>task scheduling</i>) real-time berbasis abstraksi hardware pada mikrokontroler Cortex-M tanpa RTOS standar untuk efisiensi memori.	Framework menurunkan overhead komputasi dan membuat waktu respons sistem lebih deterministik, krusial untuk sistem kontrol presisi.	1. Pengembangan ke arsitektur multi-core. 2. Optimasi MPU secara hardware untuk keamanan antar-tugas.
2	<i>Design, Implementation, and Control of a Wheel-Based Inverted Pendulum</i>	Benchmarking performa mikrokontroler: membandingkan eksekusi algoritma menggunakan bahasa pemrograman bare-metal untuk mengidentifikasi konfigurasi paling efisien.	Terdapat <i>trade-off</i> antara penggunaan memori (Flash/RAM) dan kecepatan eksekusi; bypass HAL terbukti meningkatkan <i>throughput</i> pemrosesan data.	1. Pengujian komparatif pada aplikasi nyata (kontrol motor, akuisisi sensor). 2. Integrasi pengujian ke lingkungan RTOS.
3	<i>Real-Time Obstacle Avoidance Path Planning Method for AGVs Integrating Improved A* Algorithm, DWA and Key Point Extraction</i>	Optimasi algoritma kontrol dan akuisisi data real-time dengan implementasi langsung di level perangkat keras (<i>embedded environment</i>).	Implementasi di level hardware menghasilkan efisiensi pemrosesan data sensor dengan latensi jauh lebih rendah dibandingkan metode konvensional.	1. Algoritma kompensasi error adaptif terhadap noise hardware. 2. Pengujian skenario fault-tolerant.

(Bersambung ke halaman berikutnya...)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
4	<i>Design and Development of a Multi-Channel High-Frequency Switch Matrix</i>	Desain arsitektur komunikasi low-latency antar peripheral mikrokontroler dengan manajemen buffer dan DMA (<i>Direct Memory Access</i>).	Arsitektur meminimalkan bottleneck data pada bus mikrokontroler; integritas sinyal terjaga meski sampling pada kecepatan sangat tinggi.	1. Eksplorasi sinkronisasi clock untuk sistem terdistribusi. 2. Evaluasi konsumsi daya dinamis pada beban komunikasi maksimum.
5	<i>Deterministic Timer-DMA Motion Control for Embedded Hybrid CNC and Additive Manufacturing Systems</i>	Optimasi komputasi dan efisiensi daya dengan teknik pemfilteran data / komputasi edge langsung di mikrokontroler sebelum data dikirim.	Metode komputasi terdistribusi berhasil menurunkan konsumsi daya dan beban CPU secara signifikan tanpa mengorbankan akurasi data sensor.	1. Pengujian pada mikrokontroler dengan hardware accelerator (DSP Cortex-M4/STM32F407). 2. Integrasi dengan protokol komunikasi berkecepatan tinggi.
6	<i>Empirical Evaluation of Power Consumption of Custom Machine Learning Kernels and CMSIS Library-Based Kernels Implementations on ARM Cortex-M0 and Cortex-M4 Microcontrollers</i>	Pengukuran empiris konsumsi daya komputasi ML/TinyML; membandingkan kernel custom vs. library CMSIS-NN pada Cortex-M0+ dan Cortex-M4.	Cortex-M4 superior dalam efisiensi daya dan waktu eksekusi menggunakan CMSIS karena unit DSP bawaan yang mampu komputasi satu siklus clock.	1. Eksplorasi quantization (32-bit ke 8-bit) terhadap efisiensi daya. 2. Pengujian pada Cortex-M7 atau multi-threading.

(Bersambung ke halaman berikutnya...)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
7	<i>Energy-Efficient Task Allocation for IIoT Deep Learning Applications: An Embedded Edge Clusters Solution</i>	Kerangka kerja alokasi tugas sadar-energi (<i>energy-aware task allocation</i>) untuk inferensi deep learning IIoT menggunakan embedded edge cluster Wi-Fi/Ethernet.	Framework mampu memberikan solusi skalabel dan hemat energi untuk inferensi deep learning pada platform edge dengan sumber daya terbatas.	- Integrasi perangkat edge heterogen. - Komputasi berbasis jaringan 5G untuk IIoT.
8	<i>Exact, Efficient, and Reliable Multiobjective and Multiconstrained IoT Workflow Scheduling in Edge-Hub-Cloud Cyber-Physical Systems</i>	Penjadwalan workflow IoT pada arsitektur CPS tiga tingkat (edge-hub-cloud) menggunakan MILP kontinu dengan transformasi Task Graph dua fase dan duplikasi tugas selektif.	Metode MILP mengungguli heuristik HEFT: latensi turun 29,83%, energi hemat 33,96%, reliabilitas meningkat 28,49%.	- Algoritma penjadwalan hibrida (eksak + heuristik). - Optimasi dengan faktor ketidakpastian parameter dinamis.
9	<i>OpenSense: An Open-World Sensing Framework for Incremental Learning and Dynamic Sensor Scheduling on Embedded Edge Devices</i>	Framework penginderaan real-time dengan inferensi dan incremental learning mandiri pada embedded edge; menggunakan class-level period scheduler dan dynamic feature-aware sensor trigger.	OpenSense mampu beradaptasi dengan kondisi open-world baru, memangkas konsumsi daya secara signifikan dengan tetap menjaga akurasi deteksi.	- Optimasi clustering dan manajemen memori untuk retensi pengetahuan jangka panjang. - Pengujian pada sensor heterogeneous dengan noise lebih tinggi.

(Bersambung ke halaman berikutnya...)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
10	<i>Ultralight Situation-Aware Hypervisor With Adaptive Starvation-Free Feedback Control for Embedded System</i>	Hypervisor ultralight dengan mekanisme feedback control adaptif starvation-free untuk pembagian waktu prosesor secara dinamis pada deep learning object detection berdaya rendah.	Hypervisor mencegah task starvation, menjamin alokasi sumber daya yang adil, dan mempertahankan performa inferensi AI on-device yang stabil.	- Integrasi kompresi model AI lightweight dengan penjadwalan hypervisor. - Pengembangan custom hardware accelerator untuk elektronika industri.
11	<i>RISCV-SLIC: Rust Software-Level Interrupt Controller for RISC-V Microcontrollers</i>	Pengembangan SLIC menggunakan Rust untuk mengelola banyak software interrupt dengan hanya satu sumber hardware interrupt pada mikrokontroler RISC-V.	Manajemen interupsi terprioritasi dengan jaminan memory safety Rust; validasi sukses pada hardware riil dan emulasi QEMU dengan latensi terukur.	- Integrasi ke RTOS berbasis Rust (RTIC). - Pengujian portabilitas memory safety ke ARM Cortex-M (STM32).
12	<i>Live Migration of Compiled Wasm Modules Across the Compute Continuum</i>	WebAssembly (Wasm) sebagai runtime seragam ringan untuk live migration modul terkompilasi lintas edge node heterogen menggunakan checkpoint injection.	Komputasi dapat berpindah secara dinamis saat sumber daya lokal mikrokontroler tidak memadai tanpa mengorbankan performa modul asli.	- Optimasi overhead checkpoint untuk SRAM terbatas STM32. - Pengurangan downtime migrasi pada jaringan bandwidth rendah.
13	<i>A Blended Modeling Framework for Real-Time Design and Verification of Safety-Critical Embedded Systems</i>	Kerangka kerja pemodelan campuran (blended modeling) yang mengintegrasikan aspek formal ke elemen grafis/tekstual untuk verifikasi timing constraints sistem safety-critical.	Kesalahan desain terdeteksi dini melalui verifikasi formal dan simulasi otomatis; sistem bekerja sesuai deadline ketat tanpa kegagalan sistemik.	- Otomatisasi pembuatan kode (Embedded C/Rust) dari model terverifikasi. - Integrasi pengujian interupsi dinamis ke kerangka verifikasi real-time.

(Bersambung ke halaman berikutnya...)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
14	<i>Electronic Circuit Design and Implementation of Intelligent Monitoring System Based on Multi-sensor Integration</i>	Perancangan sirkuit berbasis STM32 dengan integrasi multi-sensor (MQ-135, DHT11, dll.) menggunakan manajemen catu daya independen, isolasi sinyal, dan timing control.	Reduksi interferensi EMI, waktu respons sistem <0,5 detik, dan pemotongan konsumsi daya statis hardware sebesar 32%.	1. Ganti polling ke sinkronisasi berbasis Hardware Timer interrupt (jitter reduction). 2. Implementasi data fusion (Moving Average/Kalman Filter) di ADC interrupt handler.
15	<i>Systematic Review on Securing IoT Systems with Post Quantum Cryptography: Emerging Threats, Countermeasures, and Future Research Needs</i>	Studi komprehensif penerapan algoritma Post-Quantum Cryptography (PQC) ringan untuk melindungi node sensor IoT dari ancaman enkripsi masa depan.	Taksonomi komparatif algoritma kriptografi berukuran kunci kecil dan beban komputasi rendah yang potensial untuk perangkat embedded.	1. Optimasi manajemen memori buffer transmisi serial (cegah buffer overflow PQC). 2. Pindahkan transfer data enkripsi dari CPU ke DMA USART STM32CubeMX.
16	<i>Next-Generation Wearable ECG Systems: Soft Materials, AI Integration, and Personalized Healthcare Applications</i>	Integrasi material lunak (hydrogel) pada elektroda untuk menangkap sinyal biopotensial ECG presisi dengan AI untuk klasifikasi data kesehatan jantung.	Teknologi sensor wearable mampu mereduksi noise mekanis akibat pergerakan tubuh dan meningkatkan kenyamanan pemantauan klinis jangka panjang.	1. Firmware pemrosesan sinyal lokal (IIR/FIR Band-pass Filter) pada mikrokontroler untuk filter noise 50/60 Hz dari ADC sebelum data diteruskan.

(Bersambung ke halaman berikutnya...)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
17	<i>Complexity Dynamics and Fuzzy Optimal Prescribed-Time Control of a Large Network of Bidirectionally Coupled FO PMSG</i>	Kendali logika fuzzy adaptif (Fuzzy Optimal Prescribed-Time Control) untuk mengendalikan jaringan PMSG dalam waktu yang ditentukan secara stabil.	Stabilitas luar biasa terhadap fluktuasi beban jaringan dinamis; sistem dipaksa mencapai steady state dalam batas waktu absolut.	1. Sederhanakan rumus kendali menjadi Look-Up Table fuzzy diskrit di kode C/C++, dipanggil di interrupt Timer PWM untuk atur duty cycle aktuator pada simulasi Proteus.
18	<i>Co-Exploration of RISC-V Processor Microarchitectures and FreeRTOS Extensions for Lower Context-Switch Latency</i>	Eksplorasi bersama arsitektur mikro prosesor RISC-V dengan ekstensi FreeRTOS untuk memperkecil latensi context-switch antar tugas.	Reduksi overhead saat RTOS beralih tugas; efisiensi pemrosesan data real-time pada sistem embedded meningkat.	1. Konfigurasi FreeRTOS di STM32CubeMX; optimasi stack size dan prioritas task di kode C Keil untuk minimasi waktu jeda periferal saat bertukar data.
19	<i>System Verification and FPGA Implementation of Hardware Preemptive Scheduler for RISC-V Processor</i>	Perancangan hardware preemptive scheduler pada prosesor RISC-V menggunakan FPGA untuk mempercepat context switching.	Latensi penjadwalan real-time dipotong hingga di bawah beberapa siklus clock; overhead perangkat lunak RTOS konvensional tereliminasi.	1. Adopsi nested interrupt pada ARM Cortex-M4 via konfigurasi NVIC di STM32CubeMX; atur prioritas interupsi bare-metal agar tugas kritis preempt tugas biasa.

(Bersambung ke halaman berikutnya...)

No	Judul Artikel & Penulis (Tahun)	Metode	Hasil Utama	Future Work
20	<i>Adaptive Digital Control Architecture for Multi-Agent Industrial Electroplating Lines: A Modular Microcontroller-Based Approach</i>	Arsitektur kendali digital adaptif modular berbasis mikrokontroler untuk mengatur parameter proses elektroplating pada lini industri multi-agent.	Fleksibilitas konfigurasi modular meningkat; stabilitas arus/tegangan proses terjaga; skalabilitas periferan mudah saat lini produksi diperluas.	1. Pengembangan modular driver firmware di Keil: pembacaan sensor diisolasi dalam fungsi khusus; parameter kendali aktuator diupdate via interupsi berkala agar tidak mengganggu modul agen lain.

Daftar Lengkap *Future Work* (FW1–FW20)

Berikut adalah ringkasan seluruh *future work* yang diekstrak dari 20 jurnal dan menjadi landasan sintesis metode pada laporan ini:

1. **FW1 — Arsitektur Multi-Core dengan Isolasi MPU Safety-Critical.** Mengembangkan framework eksekusi tugas real-time yang sudah terbukti deterministik pada Cortex-M ke arsitektur *multi-core* yang lebih kompleks, disertai optimasi *Memory Protection Unit* (MPU) secara hardware untuk menjamin keamanan antar-tugas (*task safety*) agar kegagalan satu program tidak menyebabkan sistem crash secara keseluruhan.
2. **FW2 — Benchmarking Bare-Metal pada Aplikasi Sensor dan Motor Nyata.** Menerapkan pengujian komparatif efisiensi *bare-metal* pada aplikasi dunia nyata yang lebih kompleks — seperti kontrol motor atau akuisisi sensor berat — serta mengintegrasikan pengujian tersebut ke dalam lingkungan *Real-Time Operating System* (RTOS) untuk validasi yang lebih menyeluruh.
3. **FW3 — Kompensasi Error Adaptif dan Sistem Fault-Tolerant.** Mengembangkan algoritma kompensasi error yang lebih adaptif terhadap gangguan (*noise*) secara hardware, sekaligus melakukan pengujian dan simulasi sistem dalam skenario *fault-tolerant* agar sistem tetap dapat beroperasi meskipun terdapat komponen atau data yang rusak.
4. **FW4 — Sinkronisasi Clock Terdistribusi dan Evaluasi Daya DMA.** Mengeksplorasi skema sinkronisasi clock yang lebih canggih untuk mikrokontroler yang terhubung dalam jaringan sistem terdistribusi, serta mengevaluasi konsumsi daya secara dinamis ketika sistem sedang dijalankan pada beban komunikasi maksimumnya melalui jalur DMA.
5. **FW5 — Akselerasi DSP dan Integrasi Protokol Berkecepatan Tinggi.** Menguji metode komputasi/pemfilteran terdistribusi yang hemat daya pada mikrokontroler dengan *hardware accelerator* DSP (seperti Cortex-M4 / STM32F407) untuk mengukur peningkatan performa, sekaligus mengintegrasikannya dengan protokol komunikasi berkecepatan tinggi agar sistem tetap responsif.
6. **FW6 — Quantization Ekstrem dan Ekstensi Multi-Threading Cortex-M.** Mengeksplorasi metode *quantization* yang lebih ekstrem (kompresi data dari 32-bit ke 8-bit) untuk mengukur dampaknya terhadap penghematan daya tanpa merusak akurasi, serta menguji kernel CMSIS-NN pada Cortex-M7 atau menggabungkannya dengan sistem *multi-threading*.
7. **FW7 — Integrasi Edge Heterogen dan Komputasi 5G untuk IIoT.** Mengeksplorasi integrasi perangkat *edge* yang heterogen ke dalam sistem alokasi tugas sadar-energi, serta mengembangkan solusi komputasi berbasis jaringan 5G untuk mendukung aplikasi *deep learning* di lingkungan *Industrial Internet of Things* (IIoT).
8. **FW8 — Penjadwalan Hibrida Eksak-Heuristik dan Optimasi Dinamis.** Mengem-

bangkan algoritma penjadwalan hibrida yang menggabungkan keunggulan metode eksak (MILP) dan heuristik (HEFT) untuk berbagai skenario arsitektur baru, serta menyelidiki optimasi dengan faktor ketidakpastian pada parameter dinamis seperti fluktuasi *task execution time* dan variabilitas bandwidth jaringan.

9. **FW9 — Manajemen Memori Inkremental dan Sensor Heterogeneous.** Mengoptimalkan algoritma pengelompokan (*clustering*) dan manajemen memori pada perangkat untuk mendukung retensi pengetahuan jangka panjang yang lebih kompleks, serta menguji performa kerangka kerja pada variasi arsitektur sensor heterogeneous dengan karakteristik *noise* dan heterogenitas data yang lebih tinggi.
10. **FW10 — Kompresi AI *Lightweight* dan *Custom Hardware Accelerator*.** Mengeksplorasi teknik kompresi model AI tingkat lanjut (*lightweight on-device AI*) untuk diintegrasikan langsung dengan penjadwalan *hypervisor*, serta mengembangkan optimasi arsitektur akselerator perangkat keras (*custom hardware accelerator*) yang terpasang erat dengan perangkat lunak *hypervisor* untuk skenario elektronika industri.
11. **FW11 — Portabilitas SLIC ke RTIC dan ARM Cortex-M STM32.** Mengintegrasikan arsitektur SLIC (*Software-Level Interrupt Controller*) berbasis Rust ke sistem operasi waktu nyata RTIC (*Real-Time Interrupt-driven Concurrency*), serta menguji portabilitas jaminan *memory safety*-nya pada arsitektur ARM Cortex-M yang digunakan pada STM32.
12. **FW12 — Optimasi Checkpoint Wasm untuk SRAM Terbatas STM32.** Mengoptimalkan ukuran overhead data *checkpoint* agar lebih ramah pada mikrokontroler dengan memori sangat terbatas (seperti internal SRAM STM32), serta mengurangi latensi waktu jeda (*downtime*) saat proses migrasi modul Wasm pada jaringan komunikasi tertanam yang memiliki bandwidth rendah.
13. **FW13 — Otomatisasi Kode Terverifikasi dan Pengujian Interupsi Dinamis.** Mengotomatisasi pembuatan kode program akhir (Embedded C atau Rust) secara langsung dari pemodelan yang sudah terverifikasi formal untuk menghilangkan celah *human-error* saat *coding* manual, serta mengintegrasikan fungsionalitas pengujian interupsi dinamis ke dalam kerangka model verifikasi real-time.
14. **FW14 — Sinkronisasi Timer Interrupt dan Data Fusion pada ADC.** Mengganti metode pembacaan sensor berbasis polling manual menjadi sinkronisasi berbasis waktu menggunakan interupsi Hardware Timer di STM32CubeMX untuk mereduksi jitter sampling, serta menerapkan algoritma *data fusion* sederhana (Moving Average atau Kalman Filter) langsung pada fungsi penanganan interupsi ADC di Keil uVision.
15. **FW15 — Manajemen Buffer PQC dan Akselerasi DMA USART.** Mengoptimalkan manajemen memori pada buffer transmisi serial untuk mencegah *buffer overflow* saat memproses paket data terenkripsi Post-Quantum Cryptography (PQC), serta memindahkan beban transfer data enkripsi dari CPU ke periferal DMA pada konfigurasi USART STM32CubeMX untuk mengurangi latensi interupsi komunikasi.

16. **FW16 — Filter Digital IIR/FIR pada ADC untuk Sinyal Biopotensial.** Mengembangkan firmware pemrosesan sinyal lokal pada mikrokontroler untuk menyaring derau frekuensi tinggi (50/60 Hz *power line interference*) dari pin ADC menggunakan implementasi filter digital IIR/FIR *Bandpass Filter* berbasis kode C/C++ di Keil uVision sebelum data dikirimkan ke pemrosesan lanjut.
17. **FW17 — Look-Up Table Fuzzy Diskrit pada Interrupt Timer PWM.** Menyederhanakan rumus kendali fuzzy matematika yang kompleks menjadi tabel pemetaan (*Look-Up Table*) logika fuzzy diskrit berbasis array statis di kode C/C++, yang dipanggil di dalam interupsi Timer PWM untuk mengatur *duty cycle* penggerak aktuator secara adaptif pada simulasi Proteus.
18. **FW18 — Optimasi FreeRTOS Stack dan Prioritas Task di STM32CubeMX.** Mengonfigurasi FreeRTOS bawaan di STM32CubeMX dan mengoptimalkan alokasi *stack size* serta prioritas *task* pada kode C Keil untuk meminimalkan waktu jeda periferi saat bertukar data, mengadopsi esensi pengurangan *context-switch latency* pada arsitektur RTOS.
19. **FW19 — Konfigurasi NVIC Nested Interrupt pada ARM Cortex-M4.** Mengadopsi konsep interupsi bersarang (*preemptive/nested interrupt*) pada ARM Cortex-M4 melalui konfigurasi NVIC (*Nested Vectored Interrupt Controller*) di STM32CubeMX, dengan mengatur tingkat prioritas interupsi periferi secara *bare-metal* di kode C agar tugas kritis langsung memotong (*preempt*) tugas biasa.
20. **FW20 — Modular Driver Firmware dengan Interupsi Berkala Terisolasi.** Mengembangkan struktur kode C yang modular (*modular driver firmware*) di Keil, di mana pembacaan parameter sensor diisolasi dalam fungsi khusus dan parameter kendali aktuator diperbarui secara adaptif menggunakan interupsi berkala, sehingga tidak mengganggu modul agen lainnya dalam sistem kontrol multi-agent.

B. Metode Baru yang Diusulkan

1. Flowchart Sistem




Figure 1: Flowchart arsitektur RTIC-Polling yang diusulkan.

2. Diagram Blok Sistem




Figure 2: Diagram blok sistem RTIC-Polling berbasis STM32F103C8.

3. Konsep Arsitektur RTIC-Polling

Arsitektur RTIC-Polling menggabungkan berbagai rekomendasi pengembangan dari penelitian terdahulu ke dalam satu kerangka eksekusi terintegrasi yang berjalan secara deterministik pada *main loop* mikrokontroler. Metode ini dirancang untuk mengatasi kerentanan sistem *safety-critical* tradisional yang terlalu bergantung pada mekanisme *Interrupt-Driven* dan DMA tak terkelola, yang sering memicu *context-switching overhead* dan *race conditions* saat menangani banyak sensor di lingkungan industri berisiko tinggi.

3.1 Isolasi Komputasi dan Determinisme (FW1, FW3, FW7, FW10, FW18, FW20)

Dengan menonaktifkan komponen NVIC (*Nested Vectored Interrupt Controller*) dan melakukan *bypass* DMA total, CPU inti (Cortex-M3) dipaksa mengeksekusi instruksi secara sekuensial eksak. Ketidakhadiran interupsi *asynchronous* mengeliminasi *latency jitter* dan risiko *Interrupt Storm*, sehingga waktu eksekusi *loop* menjadi konstan dan prediktif — merupakan syarat mutlak sistem *safety-critical*.

3.2 Filtrasi Noise Berbasis Fixed-Point DSP (FW2, FW5, FW11, FW16)

Sinyal analog dari multi-sensor yang terkontaminasi oleh interferensi elektromagnetik langsung disaring di level *edge* menggunakan kernel *CMSIS-DSP Biquad Cascade IIR Direct Form 1*. Implementasi dilakukan menggunakan aritmetika *fixed-point* (Integer) untuk meminimalkan beban komputasi dan menghindari penggunaan operasi *floating-point* yang mahal pada mikrokontroler tanpa FPU perangkat keras.

3.3 Evaluasi Asimetris dan Aktuasi Berbasis Event (FW4, FW6, FW12, FW13, FW14, FW17, FW19)

Jalur data antar sensor diisolasi secara mandiri. Sistem melakukan komparasi nilai selisih absolut dinamis (*dynamic delta*) dari output DSP multi-sensor untuk mendeteksi anomali lingkungan secara *real-time*. Sinyal perintah ke aktuator digital (LED/Relay) dan pengiriman data telemetri ke UART dikendalikan oleh status sistem kritis (*Event-Triggered System State*) — aktuator hanya mengonsumsi daya jika sistem mendeteksi transisi kondisi di luar batas aman (ambang batas bernilai 800), yang secara drastis meningkatkan efisiensi energi sistem.

3.4 Telemetri Ringan (FW9, FW15)

Data dari level perangkat keras dikemas ke dalam struktur *stream* teks polos terpisah koma (*Comma Separated Values/CSV*) tanpa protokol jaringan yang berat, memastikan interkoneksi data ke *data logger* luar (GNUPlot) berjalan dengan penggunaan memori minimum.

4. Konfigurasi Register *Low-Level*

Implementasi metode RTIC-Polling mengabaikan fungsionalitas abstraksi tingkat tinggi (HAL) dan beroperasi langsung pada manipulasi register mikrokontroler menggunakan driver *Low-Layer* (LL) demi meminimalkan *code size* dan mengamankan kecepatan eksekusi register secara optimal.

Table 3. Ringkasan konfigurasi register utama STM32F103C8

Periferal	Register	Fungsi
ADC1	ADC_CR2	Aktivasi, kalibrasi, dan <i>trigger</i> ADC
ADC1	ADC_SQR1	Panjang <i>sequence</i> konversi reguler
ADC1	ADC_SQR3	Pemilihan <i>channel</i> ADC secara dinamis
ADC1	ADC_SR	Monitoring status konversi (<i>EOC/EOS</i>)
USART1	USART_CR1	Aktivasi USART tanpa interupsi
USART1	USART_BRR	Pengaturan <i>baud rate</i> 115200 bps
USART1	USART_SR	Monitoring status register transmisi
USART1	USART_DR	Pengiriman karakter CSV langsung ke pin TX
GPIOA	GPIO_CRL	Konfigurasi pin PA5/PA6 sebagai output
GPIOA	GPIO_BSRR	Operasi <i>set/reset</i> atomik pin GPIO

4.1 ADC1 (*Analog-to-Digital Converter*)

- **ADC_CR2**

Bit ADON di-*set* ke logika 1 untuk mengaktifkan periferal ADC. Bit CONT dipaksa bernilai 0 untuk mengunci ADC dalam mode *Single Conversion*. Bit EXTTRIG di-*set* ke 0 menggunakan *Software Trigger* lewat bit SWSTART. Bit CAL dipicu ke nilai 1 di awal program untuk memulai kalibrasi internal otomatis, di mana sistem melakukan *polling* hingga bit CAL kembali ke nilai 0 sebagai tanda kalibrasi selesai.

- **ADC_SQR1**

Bit L[3:0] diisi dengan nilai 0000, menandakan panjang sekuensial reguler diatur hanya sebesar 1 konversi. Ini secara sengaja mematikan fungsi *Scan Mode* otomatis agar tidak terjadi tabrakan data memori reguler saat berpindah *channel*.

- **ADC_SQR3**

Bit SQ1[4:0] dimanipulasi secara dinamis di dalam *runtime* melalui makro register LL_ADC_REG_SetSequencerRanks(). Saat membaca Sensor 1, bit SQ1 diisi angka 1 (Channel 1/PA1), dan saat berganti ke Sensor 2, bit SQ1 diubah menjadi angka 2 (Channel 2/PA2).

LL_ADC_REG_SetSequencerRanks()

- **ADC_SR**

Setelah bit `SWSTART` dipicu, program melakukan *looping blocking* murni dengan memeriksa bit `EOC` (*End of Conversion*) atau `EOS` (*End of Sampling*). Sinyal dibaca dari register data `ADC_DR` hanya saat bit status bernilai 1.

```
LL_ADC_IsActiveFlag_EOS()
```

4.2 USART1

- **USART_CR1**

Bit `UE` (*USART Enable*), `TE` (*Transmitter Enable*), dan `RE` (*Receiver Enable*) di-set ke logika 1. Bit `RXNEIE` dan `TXEIE` (*Interrupt Enable*) dipaksa tetap bernilai 0 untuk memastikan tidak ada pemicuan interupsi ke NVIC saat karakter data masuk atau keluar.

- **USART_BRR**

Menampung nilai pembagi hasil kalkulasi frekuensi bus `PCLK2` (64 MHz) untuk menghasilkan *Baud Rate* presisi sebesar 115200 bps dengan format data standar 8-N-1.

- **USART_SR**

Setiap karakter dari *string* CSV dikirim secara berurutan. Sebelum menulis data baru, CPU wajib melakukan operasi *polling* membaca bit `TXE` (*Transmit Data Register Empty*). Selama bit `TXE` bernilai 0 (register geser sedang sibuk), CPU menunggu.

```
LL_USART_IsActiveFlag_TXE()
```

- **USART_DR**

Begitu bit `TXE` bernilai 1, karakter *byte string* dimasukkan ke register ini untuk dikirimkan langsung ke pin TX (PA9).

```
LL_USART_TransmitData8()
```

4.3 GPIOA

- **GPIO_CRL**

Konfigurasi bit untuk pin PA5 (Aktuator LED 1) dan PA6 (Aktuator LED 2) diubah secara simultan menggunakan operasi *bitwise OR* (`|`). Bit `MODE5[1:0]` dan `MODE6[1:0]` di-set ke status 10 (*Output mode, max speed 2 MHz*), sementara bit `CNF5[1:0]` dan `CNF6[1:0]` di-set ke status 00 (*General purpose output push-pull*).

- **GPIO_BSRR**

Pengaktifan dan penonaktifan pin menggunakan register atomik `BSRR` untuk menghindari manipulasi lambat dari register output standar (`ODR`). Logika 1 pada bit `BS5/BS6` memaksa pin bernilai HIGH (3,3 V) tanpa mengganggu status bit pin

lain, sedangkan logika 1 pada bit BR5/BR6 mereset tegangan pin kembali ke LOW (0 V).

LL_GPIO_SetOutputPin()

LL_GPIO_ResetOutputPin()

C. Simulasi dan Hasil

1. Alat dan Perangkat Lunak

Eksperimen dan validasi arsitektur sistem ini dilakukan sepenuhnya menggunakan perangkat lunak simulator dan lingkungan pengembangan terintegrasi tanpa melibatkan implementasi perangkat keras fisik. Spesifikasi perangkat lunak yang digunakan adalah sebagai berikut:

- **Simulator:** Proteus 8 Professional (menggunakan model simulasi STM32F103C8 sebagai representasi *core* Cortex-M3 yang stabil).
- **IDE & Kompilator:** Keil uVision v5 (Embedded C/C++) dengan optimasi *compiler* tingkat rendah.
- **Konfigurator Periferal:** STM32CubeMX (inisialisasi register berbasis LL / *Low-Layer Driver*).
- **Visualisasi Data:** GNUPlot v6.0 (pembangkitan grafik *multiplot* multi-sumbu otomatis).

2. Rangkaian Simulasi




Figure 3: Rangkaian simulasi sistem akuisisi data dan DSP berbasis STM32F103C8 di Proteus.

Deskripsi Rangkaian Proteus:

Rangkaian ini didesain untuk menguji resiliensi arsitektur *Pure Polling* terhadap gangguan sinyal industri. Konfigurasi komparator fisik pada simulator diatur sebagai berikut:

- **Blok Input (Multi-Sensor):** Terdiri dari dua buah potensiometer linier $1\text{ k}\Omega$ (RV1 dan RV2) yang dihubungkan ke sumber tegangan DC +3,3 V untuk mensimulasikan perubahan nilai fisis sensor secara asimetris. Untuk menguji keandalan *Digital Signal Processing* (DSP), sebuah Generator Sinyal AC (*Sine Wave Generator*) dipasang secara seri pada jalur *output* potensiometer menuju pin analog mikrokontroler. Sinyal AC ini bertindak sebagai injeksi *noise* frekuensi tinggi (amplitudo kecil) yang mengontaminasi sinyal DC asli. *Output* Sensor 1 dihubungkan ke pin PA1 (ADC_IN1) dan *output* Sensor 2 dihubungkan ke pin PA2 (ADC_IN2).
- **Blok Pemroses Utama (U1):** Mikrokontroler STM32F103C8 dikonfigurasi dengan kecepatan *clock* internal (HSI) yang ditingkatkan melalui PLL hingga mencapai frekuensi kerja 64 MHz secara konstan. Seluruh interupsi internal (SysTick) dan eksternal (NVIC) dinonaktifkan untuk menjaga jalurnya linear murni.
- **Blok Aktuator:** Pin PA5 dikoneksikan ke komponen LED-GREEN (D1) sebagai aktuator Sensor 1, dan pin PA6 dikoneksikan ke komponen LED-YELLOW (D2) sebagai aktuator Sensor 2. Kedua LED dilengkapi dengan resistor pembatas arus (*current-limiting resistor*) sebesar $220\ \Omega$ yang terhubung ke *Ground*.
- **Blok Telemetri Serial:** Pin TX (PA9) dari STM32 dihubungkan langsung ke pin RXD pada instrumen *Virtual Terminal* Proteus. *Virtual Terminal* dikonfigurasi pada *Baud Rate* 115200 bps dengan format data 8-N-1 untuk menangkap aliran data teks murni berbasis CSV (*Comma Separated Values*).

3. Data dan Plot GNUPlot




Figure 4: Grafik analisis performa arsitektur RTIC-Polling hasil plot GNUPlot.

Analisis Mendalam Hasil Visualisasi Grafik:

Dataset yang diperoleh dari *Virtual Terminal* ditransfer ke dalam file `data_simulasi.csv` dan diplot menjadi 4 grafik terintegrasi (Grafik A, B, C, dan D) dengan sumbu X horizontal merepresentasikan waktu berjalan dalam satuan milidetik (ms). Berikut adalah analisis teknis dari masing-masing grafik:

Grafik A - Reduksi Noise: Raw ADC vs DSP Biquad Filter Garis abu-abu merepresentasikan sinyal mentah (*Raw Sensor 1*) yang fluktuatif akibat kontaminasi injeksi gelombang *noise* AC. Garis biru merepresentasikan keluaran pasca-filtrasi algoritma *CMSIS-DSP Biquad Cascade DF1*. Grafik ini menunjukkan bahwa filter berhasil mereduksi fluktuasi *noise* secara absolut sehingga menghasilkan garis yang sangat halus.

Namun, terdapat penurunan amplitudo yang drastis pada garis biru (statis di kisaran nilai maksimal 1023, padahal sinyal mentah mencapai nilai 3500+). Ini adalah bukti empiris dari efek penguatan arus searah (*DC Gain*) dari koefisien filter IIR yang digunakan, dengan perhitungan matematis:

$$\text{Gain} = \frac{b_0 + b_1 + b_2}{1 + a_1 + a_2} = 0,25$$

Filter menekan *noise* sekaligus mengatenuasi amplitudo asli sebesar 75%, sehingga diperlukan parameter pengali kompensasi (*software-level scaling*) pada implementasi tingkat lanjut agar nilai kalibrasi tegangan tetap presisi.

Grafik B - Fluktuasi Delta Absolut Antar Sensor Grafik ini menampilkan nilai selisih absolut dinamis antara hasil filter Sensor 1 dan Sensor 2 ($| \text{Filter S1} - \text{Filter S2} |$). Terlihat nilai delta bergerak naik secara linear dari 0 ms hingga 1500 ms, menunjukkan bahwa kedua potensiometer digerakkan secara asimetris (tidak bersamaan).

Pada rentang waktu 2100 ms hingga akhir simulasi, nilai delta mendadak jatuh secara ekstrem ke posisi 0. Fenomena ini mengekspos terjadinya kondisi kejenuhan (*sensor saturation*), di mana kedua sensor telah mencapai batas komputasi *integer* maksimalnya (1023). Ketika kedua sinyal tertahan di batas atas, operasi pengurangan menghasilkan nilai nol, yang menunjukkan limitasi rentang dinamis arsitektur aritmatika *fixed-point*.

Grafik C - Evaluasi Event-Triggered System State Grafik ini menunjukkan tingkat kegawatan atau status kritis sistem secara bertahap: State 0 = Aman, State 1 = Sensor 1 Kritis, State 2 = Sensor 2 Kritis, State 3 = Kedua Sensor Kritis. Sistem secara cerdas mampu mengubah level *state* secara *real-time* mengikuti pergerakan sinyal hasil filter yang melewati ambang batas (*threshold*) bernilai 800.

Grafik D - Respon Aktuator Digital S1 dan Korelasi Chattering Grafik D merepresentasikan sinyal perintah digital (0 = LOW/Mati, 1 = HIGH/Menyala) pada pin *output* PA5 (LED Hijau). Terdapat korelasi krusial antara Grafik C dan Grafik D pada rentang waktu 1000 ms hingga 1300 ms. Pada fase tersebut, garis merah (*State*) dan garis hijau (Aktuator) mengalami osilasi cepat (naik-turun berulang dalam frekuensi tinggi).

Fenomena ini disebut sebagai **Actuator Chattering**. Hal ini terjadi karena sinyal hasil filter DSP berosilasi dan berhimpit tepat di garis batas *threshold* tunggal (nilai 800) akibat sisa *noise* kecil yang belum teredam sempurna. Karena logika program hanya menggunakan pembandingan tunggal (*single-point threshold*), fluktuasi sekecil 1 digit akan langsung memicu perubahan status *output* secara radikal. Jika sinyal ini dihubungkan pada komponen industri nyata seperti *relay* mekanik atau *solenoid valve*, kondisi *chattering* ini akan mengakibatkan keausan fisik, panas berlebih, dan kerusakan permanen dalam waktu singkat. Temuan ini menjadi landasan analitis yang kuat untuk merekomendasikan penerapan mekanisme *hysteresis band* pada implementasi lanjutan.

D. Keunggulan Metode

1. Analisis Komparatif dengan Metode Jurnal Acuan

Metode Arsitektur RTIC-Polling yang dikembangkan dalam proyek ini memiliki karakteristik performa yang berbeda secara fundamental jika dibandingkan dengan tren metodologi yang ada pada 20 jurnal referensi (rentang tahun 2021–2026). Mayoritas literatur modern cenderung memecahkan masalah integrasi multi-sensor dengan menambahkan lapisan kompleksitas baru, seperti implementasi *Software-Level Interrupt Controller* (SLIC), *Hardware Preemptive Schedulers* berbasis FPGA, maupun penggunaan lapisan *Hypervisor* dan *Real-Time Operating System* (RTOS).

Berikut adalah analisis komparatif mendalam mengenai efisiensi metode baru ini ditinjau dari empat parameter kritis instrumentasi:

Penggunaan Memori (*Memory Footprint*) Di dalam jurnal-jurnal acuan yang menerapkan penjadwalan interupsi cerdas atau manajemen *hypervisor*, konsumsi memori Flash dan RAM membengkak secara signifikan akibat kebutuhan untuk menyimpan *Task Control Blocks* (TCB), alokasi *stack* mandiri untuk setiap tugas (*task*), dan overhead pustaka abstraksi *hardware*. Sebaliknya, metode RTIC-Polling beroperasi pada level *bare-metal* murni menggunakan driver *Low-Layer* (LL). Penghapusan tumpukan interupsi dan penonaktifan alokasi memori dinamis membuat penggunaan RAM bernilai konstan dan sangat kecil (skala bita), serta meminimalkan ukuran kode biner file `.hex` yang dihasilkan oleh Keil uVision. Hal ini menjamin bahwa sistem dapat diimplementasikan pada mikrokontroler dengan kapasitas memori paling terbatas sekalipun.

Kecepatan Eksekusi (*Execution Speed*) Metode konvensional berbasis interupsi dan DMA menderita kehilangan siklus *clock* CPU akibat fenomena penundaan interupsi (*interrupt latency*) dan waktu yang terbuang untuk pemulihan konteks register (*context-switching overhead*) setiap kali terjadi perpindahan tugas. Dengan menerapkan *Pure Polling* yang linear, CPU core Cortex-M3 pada STM32F103C8 langsung mengeksekusi urutan instruksi secara sekuensial eksak. Kecepatan eksekusi semakin dioptimalkan dengan membuang emulasi operasi matematika *floating-point* (desimal) dan menggantinya dengan algoritma filter Biquad berbasis bilangan bulat (*fixed-point/integer math*). Hal ini memangkas ratusan siklus instruksi per iterasi, menghasilkan waktu respons pemrosesan sinyal yang instan di bawah 10 milidetik.

Kemudahan Integrasi (*Ease of Integration*) Arsitektur interupsi kompleks di dalam literatur membutuhkan konfigurasi register NVIC yang rumit, penentuan prioritas interupsi yang rawan konflik, dan dependensi tinggi terhadap arsitektur kernel tertentu (seperti FreeRTOS atau *framework Rust probe-rs*). Metode RTIC-Polling menyederhanakan aspek ini secara radikal. Seluruh logika akuisisi, filtrasi DSP, komparasi data, dan aktuasi digital diisolasi utuh di dalam satu file `main.c` tanpa pustaka pihak ketiga. Struktur kode berbasis bahasa C murni dengan manipulasi register LL ini membuatnya sangat modular dan memiliki portabilitas tinggi untuk dipindahkan ke berbagai keluarga mikrokontroler ARM Cortex-M lainnya tanpa perlu mengubah arsitektur sistem secara mendasar.

Aspek Keselamatan (*Safety Aspects*) Ini adalah keunggulan paling krusial dari metode yang diusulkan. Pada sistem berbasis interupsi multi-sensor, terdapat risiko bawaan berupa kegagalan sistem akibat *Interrupt Storm* (kondisi di mana interupsi luar membanjiri CPU melebihi kapasitas eksekusinya) atau kondisi *deadlock* dan *race conditions* saat DMA mencoba mengakses bus memori SRAM yang sama secara bersamaan (*bus contention*). Dengan menonaktifkan seluruh interupsi eksternal secara sengaja, metode RTIC-Polling sepenuhnya kebal terhadap *Interrupt Storm* dan tabrakan data memori. Waktu eksekusi sistem menjadi 100% deterministik, artinya *Worst-Case Execution Time* (WCET) dapat dihitung dengan pasti, memastikan sistem tidak akan pernah mengalami kegagalan *stalling* (macet) yang tidak terprediksi di lapangan.

2. Kontribusi Orisinalitas Penggabungan *Future Work*

Kontribusi orisinalitas dari proyek ini terletak pada paradigma reduktif yang belum pernah diuji coba oleh peneliti-peneliti sebelumnya pada 20 jurnal referensi yang dikaji. Ketika tren riset global berfokus pada bagaimana cara mengelola kompleksitas *software embedded* (dengan menambahkan algoritma kontrol fuzzy, penjadwalan *preemptive*, atau enkripsi *bitwise* berat pada buffer memori), proyek ini mengambil langkah sebaliknya: mengeliminasi sumber ketidakpastian perangkat keras (interupsi dan DMA) lalu mengoptimalkan performa linear melalui efisiensi matematika.

Orisinalitas penggabungan ini mencakup tiga pilar kontribusi ilmiah yang saling terintegrasi:

- **Sintesis Kebutuhan Komputasi Efisien (FW1, FW2, FW11, FW16).** Proyek ini mengawinkan rekomendasi riset pemrosesan lokal di tingkat *edge* dengan riset efisiensi daya komputasi. Hasilnya adalah implementasi filter digital IIR Biquad CMSIS-DSP yang dipaksa berjalan pada tipe data *integer* murni. Ini membuktikan secara empiris bahwa pembersihan *noise* frekuensi tinggi yang adaptif dapat dilakukan secara *real-time* tanpa memerlukan Unit Pemroses *Floating-Point* (FPU) perangkat keras atau prosesor berspesifikasi tinggi (Cortex-M4/M7).
- **Isolasi Jalur Multi-Sensor Berbasis *Event* (FW4, FW5, FW13, FW14, FW17).** Metode ini menggabungkan konsep *channel isolation* pada sensor industri dengan sistem alokasi tugas berbasis pemicuan kejadian (*Event-Triggered*). Sistem tidak membiarkan aktuator merespons data mentah secara terus-menerus. Orisinalitasnya terletak pada pemrosesan nilai selisih absolut dinamis (*dynamic delta*) dari dua sensor asimetris yang bergetar akibat *noise* AC untuk menentukan level kegawatan sistem (*System State* 0 sampai 3). Ini menciptakan sistem kontrol yang sangat responsif namun hemat energi, karena konsumsi daya aktuator digital dikunci hanya pada saat transisi kondisi kritis tercapai.
- **Penemuan dan Eksplorasi Fenomena *Chattering* sebagai Kontribusi Empiris.** Sebagian besar jurnal teoritis mengasumsikan bahwa evaluasi ambang batas tunggal (*single-point threshold*) sudah cukup dalam kondisi simulasi yang ideal. Orisinalitas eksperimen ini adalah dengan sengaja menyuntikkan gangguan sinyal nyata (*AC Noise*) ke dalam simulator Proteus untuk menguji batas jenuh sistem *Fixed-Point*. Keberhasilan memunculkan fenomena *Actuator Chattering* pada rentang 1000 ms

hingga 1300 ms di plot GNUPlot (Grafik C dan D) merupakan kontribusi analitis yang sangat berharga. Hasil ini membuktikan keterbatasan mendasar dari logika ambang batas tunggal di bawah pengaruh sisa *noise* industri, memberikan landasan empiris yang kuat dan otentik bahwa pengembangan sistem keselamatan instrumen wajib melibatkan algoritma *Hysteresis Band* (*Schmitt Trigger*).

E. Dokumentasi GitHub dan LinkedIn


Tautan Repositori GitHub

Repositori GitHub STM32 RTIC Polling Architecture

Unggahan LinkedIn

Postingan LinkedIn Publikasi STM32 RTIC Muhammad Arifin Ilham

Postingan LinkedIn Publikasi STM32 RTIC Fahmi Syamsi Falah



Muhammad Arifin...
Instrumentation Engineering |
Student at Institut Teknologi ...
Surabaya, Jawa Timur

 Instrumentation Festival

Capai target Anda dengan Premium
 Coba Premium seharga Rp 0

Koneksi 12
Kembangkan jaringan Anda

Technical Highlights of the Project

🔧 **Architecture:** Bare-metal C (Low-Layer Drivers) on an STM32F103C8 (ARM Cortex-M3). Zero reliance on RTOS or third-party hypervisors.

⚡ **DSP Optimization:** Implemented a CMSIS-DSP Biquad Cascade DF1 Filter using strict Fixed-Point (Integer) arithmetic, completely bypassing Floating-Point Unit (FPU) bottlenecks to maintain high-speed sampling.

📊 **Empirical Discovery:** Conducted dynamic AC noise injection via Proteus simulation and multi-axis GNUPlot analysis. The data successfully exposed "actuator chattering" vulnerabilities around single-point thresholds, empirically proving the necessity of Schmitt Trigger (Hysteresis Band) integration in physical industrial relays.


💡 **Event-Triggered Logic:** Physical actuation is strictly tied to dynamic delta transitions, preventing redundant time-driven energy waste.

You can dive into the full architectural documentation, structural flowcharts, C/C++ source code, and data analysis datasets on my GitHub: <https://lnkd.in/gVcd394x>

A profound thank you to my lecturers, Mr. Ahmad Radhy, **S.Si, M.Si (Ahmad R.)**, for their rigorous standards and invaluable guidance at **Teknik Instrumentasi ITS**. I welcome any critical thoughts, discussions, or feedback from the engineering community!

[#teknikInstrumentasi](#) [#EmbeddedSystems](#) [#STM32](#) [#DigitalSignalProcessing](#) [#ControlSystems](#) [#BareMetal](#) [#SafetyCritical](#)

Lihat terjemahan





fahmi syamsi falah
Instrumentation Engineering
Student at Institut Teknologi ...
Surabaya, Jawa Timur

 Institut Teknologi Sepuluh Nopember (ITS)

Gunakan Premium untuk mempercepat pertumbuhan karier Anda
 Coba Premium seharga Rp 0

Koneksi
Kembangkan jaringan Anda **24**

fahmi syamsi falah · Anda
Instrumentation Engineering Student at Institut Teknologi Sepuluh Nopember (ITS)
7 mnt · 

I am thrilled to share the culmination of my Mid-Semester Evaluation (ETS) project for Controller Programming course:

"RTIC-Polling: Synchronized Pure-Polling Architecture with Fixed-Point DSP and Event-Triggered Actuation for Safety-Critical Multi-Sensor Systems on STM32F103C8"

While modern embedded literature heavily pushes for complex Interrupt-Driven scheduling and RTOS to handle multi-sensor environments, these methods inherently introduce context-switching latency, race conditions, and unpredictable jitter. My project takes a radically reductive approach to solve this.

Instead of managing interrupt complexity — I eliminated it. By deliberately disabling the NVIC and bypassing DMA entirely, I developed a Synchronized Pure-Polling Architecture on an STM32 microcontroller. This guarantees that CPU cycle times remain constant, acting as a true deterministic failsafe for safety-critical systems.

Technical Highlights of the Project:

-  **Architecture:** Bare-metal C (Low-Layer Drivers) on an STM32F103C8 (ARM Cortex-M3). Zero reliance on RTOS or third-party libraries whatsoever.
-  **DSP Optimization:** Implemented a CMSIS-DSP Biquad Cascade DF1 Filter using strict Fixed-Point (Integer) arithmetic, completely bypassing Floating-Point Unit (FPU) bottlenecks to maintain high-speed deterministic sampling.
-  **Empirical Discovery:** Conducted dynamic AC noise injection via Proteus simulation and multi-axis GNUPlot analysis. The data successfully exposed "actuator chattering" vulnerabilities around single-point thresholds, empirically proving the necessity of Schmitt Trigger (Hysteresis Band) integration in physical industrial relay systems.
-  **Event-Triggered Logic:** Physical actuation is strictly tied to dynamic delta transitions between asymmetric sensors (System State 0–3), preventing redundant time-driven energy waste.

You can dive into the full architectural documentation, structural flowcharts, C/C++ source code, and data analysis datasets on my GitHub:
<https://lnkd.in/gVCd394x>

This architecture was rigorously developed and validated through a close collaboration with my project partner, [Muhammad Arifin Ilham](#) I also want to extend a profound thank you to our lecturer, Mr. Ahmad Radhy, S.Si., M.Si. (Ahmad R.) for his rigorous standards and invaluable guidance at [Teknik Instrumentasi ITS](#)

I welcome any critical thoughts, discussions, or feedback from the engineering community!

[#TeknikInstrumentasi](#) [#EmbeddedSystems](#) [#STM32](#) [#DigitalSignalProcessing](#) [#ControlSystems](#) [#BareMetal](#) [#SafetyCritical](#) [#RTOS](#) [#DSP](#) [#ITS](#)

fahmi, add your job preferences




Help recruiters find you for the right roles

[Update job prefs](#)

Tentang Aksesibilitas Pusat Bantuan
Privasi & Ketentuan Pilihan Iklan Iklan
Layanan Bisnis Dapatkan aplikasi LinkedIn Lainnya

 LinkedIn Corporation © 2026

Figure 5: Bukti publikasi LinkedIn dengan tagar #teknikInstrumentasi.

F. KESIMPULAN

Berdasarkan hasil perancangan, implementasi, dan pengujian sistem yang telah dilakukan, dapat ditarik beberapa kesimpulan sebagai berikut:

1. Sistem berhasil direalisasikan melalui pergeseran arsitektur dari rancangan teoritis berbasis RTIC-DMA menuju arsitektur praktis RTIC-Polling menggunakan mikrokontroler STM32F103C8 berbasis ARM Cortex-M3. Pendekatan ini memungkinkan implementasi yang lebih sederhana dan sesuai dengan kebutuhan simulasi sistem embedded real-time.
2. Penonaktifan seluruh mekanisme interupsi melalui NVIC serta penghapusan penggunaan DMA terbukti mampu menghilangkan latency jitter dan risiko *interrupt storm*. Hasilnya, sistem menghasilkan waktu eksekusi loop sekuensial yang sepenuhnya deterministik sehingga lebih sesuai untuk aplikasi *safety-critical* yang membutuhkan prediktabilitas tinggi.
3. Implementasi filter *Biquad Cascade IIR* dari pustaka CMSIS-DSP dengan aritmatika *fixed-point* berhasil mereduksi noise frekuensi tinggi secara *real-time*. Pendekatan ini memberikan efisiensi komputasi yang baik tanpa memerlukan unit *Floating Point Unit* (FPU) perangkat keras.
4. Pengujian menggunakan injeksi noise AC berhasil mengungkap kelemahan mendasar pada logika keputusan berbasis ambang batas tunggal (*single-point threshold*). Kelemahan tersebut ditunjukkan oleh munculnya fenomena *actuator chattering* yang signifikan pada rentang waktu sekitar 1000 ms hingga 1300 ms.
5. Berdasarkan temuan tersebut, implementasi sistem keselamatan industri pada aplikasi nyata direkomendasikan untuk mengintegrasikan algoritma *Hysteresis Band* atau *Schmitt Trigger*. Metode ini mampu mencegah pergantian status aktuator secara berulang akibat fluktuasi sinyal kecil sehingga dapat mengurangi keausan mekanis pada relay dan meningkatkan keandalan sistem secara keseluruhan.

G. DAFTAR PUSTAKA

References

- [1] E. Tinto, L. Marchiori, and T. Vardanega, “Live migration of compiled Wasm modules across the Compute Continuum,” *Journal of Systems Architecture*, vol. 168, p. 103532, 2025.
- [2] B. Khan *et al.*, “Next-generation wearable ECG systems: Soft materials, AI integration, and personalized healthcare applications,” *Chemical Engineering Journal*, vol. 525, p. 170117, 2025.
- [3] M. Scheck and T. Mürmann, “Co-Exploration of RISC-V Processor Microarchitectures and FreeRTOS Extensions for Lower Context-Switch Latency,” Technical University of Darmstadt, 2025.
- [4] S. Luo, Y. Zhang, Y. Cao, and F. L. Lewis, “Complexity Dynamics and Fuzzy Optimal Prescribed-Time Control of a Large Network of Bidirectionally Coupled FO PMSG,” *IEEE Transactions on Systems, Man, and Cybernetics: Systems*, vol. 56, no. 4, pp. 2347–2360, 2026.
- [5] S. Zhang, “Electronic Circuit Design and Implementation of Intelligent Monitoring System Based on Multi-Sensor Integration,” in *Proc. 2025 IEEE 4th International Conference of Safe Production and Informatization (IICSPI)*, 2025.
- [6] N. Andrijević *et al.*, “Adaptive Digital Control Architecture for Multi-Agent Industrial Electroplating Lines: A Modular Microcontroller-Based Approach,” *Electronics*, vol. 15, no. 8, p. 1588, 2026.
- [7] M. M. Awan, M. W. Anwar, W. H. Butt, and F. Azam, “A blended modeling framework for real-time design and verification of safety-critical embedded systems,” *PLoS ONE*, vol. 20, no. 12, p. e0337604, 2025.
- [8] R. Cárdenas, P. Malagón, P. Arroba, J. Pagán, and J. M. Moya, “RISCV-SLIC: Rust Software-Level Interrupt Controller for RISC-V Microcontrollers,” in *Proc. 2025 40th Conference on Design of Circuits and Integrated Systems (DCIS)*, 2025.
- [9] K. Adere *et al.*, “Systematic review on securing IoT systems with post quantum cryptography emerging threats, countermeasures, and future research needs,” *Discover Internet of Things*, vol. 6, no. 14, 2026.
- [10] I. Zagan and V. G. Gaitan, “System Verification and FPGA Implementation of Hardware Preemptive Scheduler for RISC-V Processor,” *IEEE Access*, 2025.
- [11] G. Ferro, S. Grammatico, L. Parodi, R. R. Baghbadorani, and M. Robba, “An embedded accelerated decentralized optimization algorithm with application to energy communities,” *Control Engineering Practice*, vol. 172, p. 106920, 2026.
- [12] D. Zaborniak, K. Patan, and M. Witczak, “Design, Implementation, and Control of a Wheel-Based Inverted Pendulum,” *Electronics*, vol. 13, p. 514, 2024.

- [13] K. Su, Y. Lu, and Y. Fang, "Real-Time Obstacle Avoidance Path Planning Method for AGVs Integrating Improved A* Algorithm, DWA and Key Point Extraction," *Electronics*, vol. 15, p. 1336, 2026.
- [14] T. Li, Z. Yan, J. Ren, and H. Gao, "Design and Development of a Multi-Channel High-Frequency Switch Matrix," *Electronics*, vol. 15, p. 1505, 2026.
- [15] N. Jovanovski, J. K Josev, K. Raleva, and B. Gerazov, "Deterministic Timer-DMA Motion Control for Embedded Hybrid CNC and Additive Manufacturing Systems," *Electronics*, vol. 15, p. 1830, 2026.
- [16] J. Baraka, M. Elmir, and N. Amanquah, "Empirical Evaluation of Power Consumption of Custom Machine Learning Kernels and CMSIS Library-Based Kernels Implementations on ARM Cortex-M0 and Cortex-M4 Microcontrollers," in *Proc. 2026 International Conference on Artificial Intelligence, Computer, Data Sciences and Applications (ACDSA)*, 2026.
- [17] D. K. Sah, S. Almujaivel, K. Cengiz, and I. Alrashdi, "Energy-Efficient Task Allocation for IIoT Deep Learning Applications: An Embedded Edge Clusters Solution," *IEEE Internet of Things Journal*, vol. 12, no. 17, pp. 34900–34915, 2025.
- [18] A. Kouloumpiris, G. L. Stavrinos, M. K. Michael, and T. Theodorides, "Exact, Efficient, and Reliable Multiobjective and Multiconstrained IoT Workflow Scheduling in Edge-Hub-Cloud Cyber-Physical Systems," *IEEE Internet of Things Journal*, vol. 13, no. 9, pp. 18610–18625, 2026.
- [19] A. Bukhari, S. Hosseini Motlagh, and H. Kim, "OpenSense: An Open-World Sensing Framework for Incremental Learning and Dynamic Sensor Scheduling on Embedded Edge Devices," *IEEE Internet of Things Journal*, vol. 11, no. 15, pp. 25880–25895, 2024.
- [20] M. Kim and D. Park, "Ultralight Situation-Aware Hypervisor With Adaptive Starvation-Free Feedback Control for Embedded System," *IEEE Access*, vol. 13, pp. 136655–136670, 2025.